兴晔ti深圳代理商优势库存供应香港兴晔电子股份：联系电话 0755-23314732 叶先生 电子元器件原装 进口 正品优势订货、用心服务！
兴晔主营atmel ti maxim st,micron samsung hynix nanya
品牌料号推荐：nt5tu64m16gg-ac tnete2201bpjw tps54331dr tms320dm6437zwtq6 hxb18t2g160af-25d scb18t2g160af-25d hxb18t2g160af-25d adm487earz mp4012ds-lf-z tps54331dr tms320dm6437zwtq6 tss721adr mk60dn512zvlq10 irlml5203pbf———————————————————————————————————————————————————————
odt(on-die termination，片内终结)
odt也是ddr2相对于ddr1的关键技术突破，所谓的终结(端接)，就是让信号被电路的终端吸收掉，而不会在电路上形成反射，造成对后面信号的影响。顾名思义，odt就是将端接电阻移植到了芯片内部，主板上不再有端接电路。在进入ddr时代，ddr内存对工作环境提出更高的要求，如果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象，就会对后面信号的影响造成运算出错。因此目前支持ddr主板都是通过采用终结电阻来解决这个问题。由于每根数据线至少需要一个终结电阻，这意味着每块ddr主板需要大量的终结电阻，这也无形中增加了主板的生产成本，而且由于不同的内存模组对终结电阻的要求不可能完全一样，也造成了所谓的“内存兼容性问题”。 而在ddr-ii中加入了odt功能，当在dram模组工作时把终结电阻器关掉，而对于不工作的dram模组则进行终结操作，起到减少信号反射的作用，如下图六所示。
图六 odt端接示意图
odt的功能与禁止由主控芯片控制，在开机进行emrs时进行设置，odt所终结的信号包括dqs、dqs#、dq、dm等。这样可以产生更干净的信号品质，从而产生更高的内存时钟频率速度。而将终结电阻设计在内存芯片之上还可以简化主板的设计，降低了主板的成本，而且终结电阻器可以和内存颗粒的“特性”相符，从而减少内存与主板的兼容问题的出现。
重置(reset)
重置是ddr3新增的一项重要功能，并为此专门准备了一个引脚。这一引脚将使ddr3的初始化处理变得简单。当reset命令有效时，ddr3 内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在reset期间，ddr3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，且所有内部的程序装置将复位，dll(延迟锁相环路)与时钟电路将停止工作，甚至不理睬数据总线上的任何动静。这样一来，该功能将使ddr3达到最节省电力的目的，新增的引脚如下图七所示。
图七 reset及zq引脚
zq校准
如上图七所示，zq也是一个新增的引脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎(odce，on-die calibration engine)来自动校验数据输出驱动器导通电阻与odt的终结电阻值。当系统发出这一指令之后，将用相应的时钟周期(在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256时钟周期、在其他情况下用64个时钟周期)对导通电阻和odt电阻进行重新校准。
vrefca & vrefdq
对于内存系统工作非常重要的参考电压信号vref，在ddr3系统中将vref分为两个信号。一个是为命令与地址信号服务的vrefca，另一个是为数据总线服务的vrefdq，它将有效的提高系统数据总线的信噪等级，如下图八所示。
图八 vrefca & vrefdq
现在来说说ddr3和ddr4最关键的一些技术，write leveling以及dbi功能。
write leveling功能与fly_by拓扑
write leveling功能和fly_by拓扑密不可分。fly_by拓扑主要应用于时钟、地址、命令和控制信号，该拓扑可以有效的减少stub的数量和他们的长度，但是却会导致时钟和strobe信号在每个芯片上的飞行时间偏移，这使得控制器(fpga或者cpu)很难保持tdqss、tdss 和tdsh这些参数满足时序规格。因此write leveling应运而生，这也是为什么在ddr3里面使用fly_by结构后数据组可以不用和时钟信号去绕等长的原因，数据信号组与组之间也不用去绕等长，而在ddr2里面数据组还是需要和时钟有较宽松的等长要求的。ddr3控制器调用write leveling功能时，需要ddr3 sdram颗粒的反馈来调整dqs与ck之间的相位关系，具体方式如下图九所示。
图九、 write leveling
write leveling 是一个完全自动的过程。控制器(cpu或fpga)不停的发送不同时延的dqs 信号，ddr3 sdram 颗粒在dqs-dqs#的上升沿采样ck 的状态，并通过dq 线反馈给ddr3 控制器。控制器端反复的调整dqs-dqs#的延时，直到控制器端检测到dq 线上0 到1 的跳变(说明tdqss参数得到了满足)，控制器就锁住此时的延时值，此时便完成了一个write leveling过程;同时在leveling 过程中，dqs-dqs#从控制器端输出，所以在ddr3 sdram 侧必须进行端接;同理，dq 线由ddr3 sdram颗粒侧输出，在控制器端必须进行端接;
需要注意的是，并不是所有的ddr3控制器都支持write leveling功能，所以也意味着不能使用fly_by拓扑结构，通常这样的主控芯片会有类似以下的描述：
dbi功能与pod电平
dbi的全称是data bus inversion数据总线反转/倒置，它与pod电平密不可分，它们也是ddr4区别于ddr3的主要技术突破。
pod电平的全称是pseudo open-drain 伪漏极开路，其与ddr3对比简单的示例电路如下图十所示。
图十 pod示意电路
从中可以看到，当驱动端的上拉电路导通，电路处于高电平时(也即传输的是“1”)，此时两端电势差均等，相当于回路上没有电流流过，但数据“1”还是照样被传输，这样的设计减少了功率消耗。
———————————————————————————————————————————————————————
香港兴晔电子股份有限公司（原香港兴晔电子有限公司）成立于2000年，股改后注册资本1000万港元（深圳市兴晔智能技术有限公司，注册资本500万元），是一家业界领先的无线物联控制解决方案提供商和电子元器件混合型分销商。
若您有无线供电产品以及电子元器件方面需求
欢迎致电：兴晔叶勇澎 075523314732 15920035783 [email protected] www.xydzgf.com
主营atmel ti maxim st,micron samsung hynix nanya 原装进口正品优势现货订货、用心服务
品牌料号推荐：nt5tu64m16gg-ac tnete2201bpjw tps54331dr tms320dm6437zwtq6 hxb18t2g160af-25d scb18t2g160af-25d hxb18t2g160af-25d adm487earz mp4012ds-lf-z tps54331dr tms320dm6437zwtq6 tss721adr mk60dn512zvlq10 irlml5203pbf m25p16-vmn6tp